国密 SM3 杂凑算法的硬件 IP,RTL 采用 Verilog 开发,测试平台使用 SystemVerilog 语言。
Makefile templates for different sized projects
用于 IC 设计过程中的脚本语言模板,用于快速创建可用于生产环境的脚本,并提示语言的语法特性,包括 Python,TCL,shell script,Perl,makefile 等。
Chinese Translation on <Reconfigurable Computing: The Theory and Practice of FPGA-Based Computing> 可重构计算:FPGA可重构计算的理论与实践 一书的中文翻译