代码拉取完成,页面将自动刷新
# See LICENSE.Cambridge for license details.
#--------------------------------------------------------------------
# Build Verilog
#--------------------------------------------------------------------
.SECONDARY: $(firrtl) $(verilog)
$(generated_dir)/%.fir $(generated_dir)/%.d: $(FIRRTL_JAR) $(chisel_srcs) $(bootrom_image)
mkdir -p $(dir $@)
cd $(base_dir) && $(SBT) "runMain $(PROJECT).Generator $(generated_dir) $(PROJECT) $(MODEL) $(PROJECT) $(CONFIG)"
$(generated_dir)/%.sv $(generated_dir)/%.conf: $(generated_dir)/%.fir $(FIRRTL_JAR)
mkdir -p $(dir $@)
$(FIRRTL) -i $< -o $(generated_dir)/$*.sv -X sverilog --infer-rw $(MODEL) --repl-seq-mem -c:$(MODEL):-o:$(generated_dir)/$*.conf
$(generated_dir)/consts.vh: $(generated_dir)/$(PROJECT).$(CONFIG).fir
cp $(generated_dir)/$(CONFIG).vh $(generated_dir)/consts.vh
$(generated_dir)/%.behav_srams.sv: $(generated_dir)/%.conf
$(mem_gen) $< > $@.tmp && mv -f $@.tmp $@
# emacs local variable
# Local Variables:
# mode: makefile
# End:
此处可能存在不合适展示的内容,页面不予展示。您可通过相关编辑功能自查并修改。
如您确认内容无涉及 不当用语 / 纯广告导流 / 暴力 / 低俗色情 / 侵权 / 盗版 / 虚假 / 无价值内容或违法国家有关法律法规的内容,可点击提交进行申诉,我们将尽快为您处理。