登录
注册
开源
企业版
高校版
搜索
帮助中心
使用条款
关于我们
开源
企业版
高校版
私有云
Gitee AI
NEW
我知道了
查看详情
登录
注册
#软核
有9个公开仓库匹配此标签
开源许可
MulanPSL-2.0
0BSD
AFL-3.0
AGPL-3.0
Apache-2.0
Artistic-2.0
BSD-2-Clause
BSD-3-Clause
BSD-3-Clause-Clear
BSL-1.0
CC-BY-4.0
CC-BY-SA-4.0
CC0-1.0
ECL-2.0
EPL-1.0
EPL-2.0
EUPL-1.1
EUPL-1.2
GPL-2.0
GPL-3.0
ISC
LGPL-2.1
LGPL-3.0
LPPL-1.3c
MIT
MPL-2.0
MS-PL
MS-RL
MulanPSL-1.0
MulanPubL-1.0
MulanPubL-2.0
NCSA
OFL-1.1
OSL-3.0
PostgreSQL
UPL-1.0
Unlicense
WTFPL
Zlib
全部语言
Java
JavaScript
HTML
CSS
Python
Shell
C
C++
PHP
C#
TypeScript
Go
Objective-C
Android
Kotlin
Ruby
Assembly
Swift
NodeJS
Perl
Lua
Dart
Matlab
其他
Rust
PowerShell
HTML/CSS
微信
Scala
Groovy
C/C++
XSLT
Verilog
R
QML
Docker
Pascal
CoffeeScript
FORTRAN
Erlang
ActionScript
Emacs Lisp
Smalltalk
SQL
Delphi
TeX/LaTeX
VHDL
ASP
Visual Basic
M
Clojure
Common Lisp
Haskell
Awk
LiveScript
Elixir
Scheme
Julia
易语言
OCaml
Puppet
AutoHotkey
YAML
Ada
Pawn
Standard ML
D
XML
Arduino
Logos
VimL
Prolog
汇编
Haxe
ColdFusion
Vala
Crystal
Scilab
Coq
Racket
Lisp
Slash
Eiffel
eC
DOT
Zephir
Nemerle
最近更新
Starred
最新推荐
最近更新
xiaowuzxc/大黄鸭处理器
113
从零写一个16位处理器,采用自主设计的大黄鸭指令集,单周期3级流水线,8位指令双发射。配套大黄鸭汇编器,简化程序开发。目前主体设计已完成,大家的支持是我前进的动力。
软核
指令集
Verilog
智能硬件
|
1年多前
lonngyue/DetectHumanFaces
2
我们采用ARM Cortex-M3软核及FPGA构成了轻量级的实时人脸检测SOC,通过ov5640摄像头采集实时图像,经过检测系统的检测后,将已经框出人脸的实时图像通过HDMI输出到显示器,同时可以通过UART查看检测时间等信息,还能通过板载LED灯查看检测到的人脸数量
FPGA
软核
目标识别
Verilog
接近2年前
lonngyue/ARM_Cortex-M3
4
在FPGA上搭建Cortex-M3软核、图像协处理器,通过OV5640采集车牌图像,实现车牌的识别与结果显示。基于Altera DE1 FPGA,依据AHB-Lite总线,将LCD1602、RAM、图像协处理器等外设挂载至M3。视频采集端,设计读写FiFo、SDRAM读写、灰度处理、二值化、VGA显示等。最终将400位宽的结果(20张车牌)存储在RAM中,通过AHB总线由M3调用并显示识别结果。
FPGA
软核
目标识别
Verilog
接近2年前
lonngyue/openmsp430
0
Verilog实现的16位微控制器MSP430的内核。 详细的设计文档: https://github.com/olgirard/openmsp430/tree/master/doc
FPGA
软核
Verilog
接近2年前
lonngyue/step_into_mips
1
重庆大学由2017年开始实施的计算机组成原理课程改革实验内容,通过合理的梯度划分,一步一步由单独器件连接构成CPU,最后实现一个简单的MIPS五级流水CPU。
FPGA
软核
Verilog
接近2年前
lonngyue/8051
1
8051软核 设计文档: https://github.com/freecores/8051/blob/master/doc/pdf/oc8051_spec.pdf
FPGA
软核
Verilog
接近2年前
lonngyue/R8051
0
<8051软核处理器设计实战> 配套代码 链接:https://pan.baidu.com/s/1un2qtgekfKg8-_vLpnGm9g?pwd=open 提取码:open
FPGA
软核
Verilog
接近2年前
lonngyue/wujian100_open
0
阿里,无剑 FPGA 开源
FPGA
软核
Verilog
接近2年前
lonngyue/openarty
0
http://zipcpu.com/about/zipcpu.html ZipCPU是 32 位 CPU RISC,最少指令集 只有加载和存储指令可访问内存 外设都通过Wishbone总线上的内存映射 I/O进行访问。 冯诺依曼架构 流水线架构,预取/解码/读取操作数/执行/回写。算术逻辑单元 (ALU)、 内存单元、 除法和浮点协处理器都可做执行。 可配置CPU。可选择逻辑量,用 LUT换速度
FPGA
软核
Verilog
接近2年前
点此查找更多帮助
搜索帮助
Git 命令在线学习
如何在 Gitee 导入 GitHub 仓库
Git 仓库基础操作
企业版和社区版功能对比
SSH 公钥设置
如何处理代码冲突
仓库体积过大,如何减小?
如何找回被删除的仓库数据
Gitee 产品配额说明
GitHub仓库快速导入Gitee及同步更新
什么是 Release(发行版)
将 PHP 项目自动发布到 packagist.org
回到顶部