LVDS 接口

@think3r 2018-01-26 0:16:39

转载于:
视频基本原理 -视频接口之 - LVDS接口

参考书籍：

1. 谈新权，邓天平 译 《视频技术基础》 华中科技大学出版社，2004.2
2. Michael Parker 等著 邓天平 译 《嵌入式系统数字视频处理权威指南》 2014.8

0x00 简介

• 前面我们已经系统介绍了 主流的视频设备间互联的视频接口， 包括模拟视频接口和数字视频接口。除了设备间互联以外，视频信号经过视频接口输入解码恢复成数字信号， 大多数情况下还需要连接到电路板上面的其他视频处理芯片（SOC/GPU）， 这就需要有 标准的板级（芯片间）互联数字视频接口协议 来完成信号传输。

• 最基本的接口就是 TTL 电平的 BT601 和 BT656 接口以及 BT1120 接口， 关于这部分的内容可以参考前文：

  • 视频基本原理 --RGB to YUV&YCbCr
  • 视频基本原理 -BT601和BT656
  • 视频基本原理 - BT709和BT1120

• 简单总结一下， TTL 数字视频接口模式包括

  • 24/30bit RGB444+ H/V 模式，24/30bit YUV444 +H/V 或者内嵌同步 EAV/SAV 模式；

  • 16/20bit YUV422 + H/V 或者内嵌同步 EAV/SAV 模式;

  • 8/10bit YUV422+ H/V 或者内嵌同步 EAV/SAV 模式 等，

  • 另外还有 DDR (Double Data Rate) 模式支持用更低速的时钟传输更高分辨率的视频信号。

  • 可以参考下面的图例：

    • 
    • 
    • 

  • 采用 TTL 接口，数据传输速率不高，传输距离较短，且抗电磁干扰（EMI）能力也比较差，会对视频数据造成一定的影响；随着视频分辨率的提高， 像素时钟也成比率的提高，TTL 总线对 PCB 布线提出了更高的要求 （一般 1080P 60Hz 148.5Mhz Pixel Clock 或者 UXGA 60Hz 162M Hz Pixel Clock 是 TTL 接口的上限），同时对 Deep Color 的要求， 也需要更多的数据总线， 对 SOC 芯片的管脚数量的要求也是一个很大的负担。所以，有逐渐有个更优化的总线来支持， 现在比较主流的总线包括 LVDS 接口（含 Open LDI）以及 MIPI 接口。

• LVDS（Low-VoltageDifferential Signaling 低电压差分信号）是一个标准的高速总线接口，它是美国 NS 公司（美国国家半导体公司）为克服以 TTL 电平方式传输宽带高码率数据时功耗大、EMI 电磁干扰大等缺点而研制的一种数字视频信号传输方式。LVDS 技术拥有 330mV 的低压差分信号 (250mV MIN and 450mV MAX) 和快速过渡时间。 这可以让产品达到自 100 Mbps 至超过 1 Gbps 的高数据速率。此外，这种低压摆幅可以降低功耗消散，同时具备差分传输的优点。

• LVDS 技术用于简单的线路驱动器和接收器物理层器件以及比较复杂的接口通信芯片组。通道链路芯片组多路复用和解多路复用慢速 TTL 信号线路以提供窄式高速低功耗 LVDS 接口。这些芯片组可以大幅节省系统的电缆和连接器成本，并且可以减少连接器所占面积所需的物理空间。

• 早期的 LVDS 接口主要用于视频处理主板到平板显示屏之间的连接（如 LCD， PDP 显示器，数字电视等）。在液晶显示器中，LVDS 接口电路包括两部分，即驱动板侧的 LVDS 输出接口电路（LVDS发送器）和液晶面板侧的 LVDS 输入接口电路（LVDS接收器）。LVDS 发送器将驱动板主控芯片输出的 TTL 电平并行 RGB 数据信号和控制信号转换成低电压串行 LVDS 信号，然后通过驱动板与液晶面板之间的柔性电缆（排线）将信号传送到液晶面板侧的 LVDS 接收器，LVDS 接收器再将串行信号转换为 TTL 电平的并行信号，送往液晶屏时序控制与行列驱动电路。下图所示为 LVDS 接口电路的组成示意图。

  • 

• 在数据传输过程中，还必须有时钟信号的参与，LVDS 接口无论传输数据还是传输时钟，都采用差分信号对的形式进行传输。LVDS 是串行接口，RGB 信号传输时，是将每个基色信号的数据排成一纵队，采用差分数据线按顺序进行输出。在一个时钟脉冲周期内，一对差分数据线可以传输 7bit 数据，如下图所示。

  • 
  • 

0x01 接口电路类型

• LVDS 输出接口电路类型主要分为以下几种， 上图其实就是单路 6 位 LVDS 输出接口时序图。

  1. 单路 6 位 LVDS 输出接口 :

     • 这种接口电路中，采用单路方式传输，每个基色（即 RGB 三色中的其中任何一种颜色）信号采用 6 位数据，共 18 位 RGB（6bitX 3（RGB3色））数据，因此，也称 18 位或 18bit LVDS 接口。
     • 于单路 6bit LVDS 接口，需要 3 对差分数据线，即（XOUT0＋、TXOUT0－，TXOUT1＋、TXOUT1－，TXOUT2＋、TXOUT2－）或者接收端（RX0- 和 RX0＋，RX1- 和 RX1＋，RX2- 和 RX2＋）。因每对差分数据线可以传输 7bit 数据，这样，3 对差分数据线可以传输 3×7bit＝21 bit，除 R0～R5、G0～G5、B0～B5 占去 18bit，还剩下 3bit 用于传输 HS（行同步）、VS（场同步）、DE（有效数据选通）信号（若 HS、VS 信号不传输，将空余 2bit）
       • 

  2. 双路 6 位 LVDS 输出接口:

     • 这种接口电路中，采用双路方式传输，每个基色信号采用 6 位数据，其中奇路数据为 18 位，偶路数据为 18 位，共 36 位 RGB 数据，因此，也称 36 位或 36bit LVDS 接口。
     • 对于双路 6bit LVDS 接口，需要 6 对差分数据线，其中，奇路 3 对，即 RX00-和RX00＋，RX01- 和RX01＋，RXO2-和RX02＋；偶路 3 对，即RXE0-和RXE0＋，RXE1-和RXE1＋，RXE2-和RXE2＋。这 6 对差分数据线可以传输 6×7bit＝42bit，除奇路（OR0～OR5、OG0～OG5、OB0～OB5）和偶路（ER0～ER5、EG0～EC5、EB0～EB5）占去 36bit，还剩下 6bit，HS、VS、DE信号占 3bit，还空余 3bit（若 HS、VS 信号不传输，将空余 5bit）。
     • 

  3. 单路 8 位 1TL 输出接口:

     • 这种接口电路中，采用单路方式传输，每个基色信号采用 8 位数据，共 24 位 RGB 数据(8bit X 3)，因此，也称 24 位或 24bit LVDS 接口.
     • 对于单路 8bit LVDS 接口，需要 4 对差分数据线，即（TXOUT0＋、TXOUT0－，TXOUT1＋、TXOUT1－，TXOUT2＋、TXOUT2－，TXOUT3+,TXOUT3-）或者接收端的（RX0-和RX0＋，RX1-和RX1＋，RX2-和RX2＋，RX3-和RX3＋）。因每对差分数据线可以传输 7bit 数据，这样，4 对差分数据线可以传输 4×7bit=28bit，除 R0～R7、G0～G7、B0～B7 占去 24bit，还剩下 4bit，HS、VS、DE 占 3bit，还空余 1 bit（若 HS、VS 信号不传输，将空余 3bit）。
     • 
     • 单路8bit LVDS接口输出信号格式有多种，上面是常用的一种格式。下图所示是另外一种常用输出信号格式。
     • 
     • 从以上两种输出格式中可以看出，数据信号的排列顺序差别很大，不过，要想让其排列一致，完全可以通过对驱动板编程来完成。

  4. 双路 8 位 1TL 输出位接口:

     • 这种接口电路中，采用双路方式传输，每个基色信号采用 8 位数据，其中奇路数据为 24 位，偶路数据为 24 位，共 48 位 RGB 数据，因此，也称 48 位或 48bit LVDS 接口。
     • 对于双路 8bit LVDS 接口，需要 8 对差分数据线，其中，奇路 4 对，即RX00-和RX00＋，RX01-和RX01＋，RX02-和RX02＋，RX03-和RX03＋；偶路4 对，即 RXE0-和RXE0＋，RXE1-和RXE1＋，RXE2-和RXE2＋，RXE3-和RXE3＋。这 8 对差分数据线可以传输 8×7bit＝56bit，除奇路（OR0～OR7、OG0～OG7、OB0～OB7）和偶路（BR0～ER7、EG0～EG7、EB0～EB7）占去 48bit，还剩下 8bit，HS、VS、DE 信号占 3bit，还空余 5bit（若 HS、VS 信号不传输，将空余 7bit）
     • 

0x02 规定

• LVDS 在两个标准中定义，IEEE P1596.3 (1996 年 3 月通过)，主要面向 SCI(ScalableCoherent Interface)，定义了 LVDS 的电特性，还定义了 SCI 协议中包交换时的编码；而 ANSI/EIA/EIA-644(1995 年 11 月通过)，主要定义了 LVDS 的电特性，并建议了 655Mbps 的最大速率和 1.823Gbps 的无失真媒质上的理论极限速率。在两个标准中都指定了与物理媒质无关的特性，这意味着只要媒质在指定的噪声边缘和歪斜容忍范围内发送信号到接收器，接口都能正常工作。这两个标准中都着重定义了 LVDS 的电特性，包括：

  • 低压，低摆幅（约为 350mV），高速。LVDS 物理接口使用 1.2V偏置电压作为基准，提供大约 350mV 的摆幅（0.85—1.55V），低电流驱动模式意味着可实现高速传输，ANSI/TIA/EIA644 建议了 655 Mb/s 的最大速率和 1.923 Gb/s 的无失真通道上的理论极限速率。
  • 低功耗。恒流源电流驱动，把输出电流限制到约为 3.5mA 左右，使跳变期间的尖峰干扰最小，因而产生的功耗非常小。这允许集成电路密度的进一步提高，即提高了PCB板的效能，减少了成本。
  • 具有相对较慢的边缘速率（dV/dt 约为 0.300 V/0.3 ns, 即为 1V/ns）,同时采用差分传输形式，使其信号噪声和 EMI 都大为减少，同时也具有较强的抗干扰能力。

• LVDS 高性能的一个例子是 OpenLDI（开放 LVDS 显示接口），它仅使用 4 对数据线和 1 对时钟线，就能支持 24bit 颜色，提供超过 5Gb/s 的吞吐能力。该接口把 24bit 的 TTL 接口通过串行化降到 4 对线，然后在接收器进行解串行化。它支持高达112MHz 的 TTL 时钟率。为实现这一要求，每一 LVDS 通道串行化 6 条 TTL 线，再加上 DC 平衡比特一起进入一对高速 LVDS 线。这一线对工作于 784Mb/s，具有 672Mb/s 的数据吞吐能力。Open LDI 也可在低至 33Mb/s 的 TTL 比特率下工作。