同步操作将从 think3r/视频基础知识 强制同步,此操作会覆盖自 Fork 仓库以来所做的任何修改,且无法恢复!!!
确定后同步将在后台操作,完成时将刷新页面,请耐心等待。
@think3r
2018-01-29 23:47:20
参考书籍:
- 谈新权,邓天平 译
《视频技术基础》
华中科技大学出版社,2004.2- Michael Parker 等著 邓天平 译
《嵌入式系统数字视频处理权威指南》
2014.8- wiki-DVI
前面已经介绍了第一个数字视频接口, SDI 接口,接下来我们会介绍同时期在个人电脑领域占主导地位的数字视频接口 DVI 接口。
DVI(DigitalVisual Interface),即数字视频接口。1998 年 9 月,在 Intel 开发者论坛上成立了数字显示工作小组(DigitalDisplay Working Group简称DDWG),目标是发明一种高速传输数字信号的技术。DDWG 由 Silicon Image、Intel(英特尔)、Compaq(康柏)、IBM、HP(惠普)、NEC、Fujitsu (富士通)等公司共同组成,并与 1999 年推出了一种新的高速数字视频传输接口标准,命名为 DVI 接口。
DVI 接口比较的复杂,主要分为三种 DVI 接口, 有 3 种类型 5 种规格,端子接口尺寸为 39.5mm × 15.13mm
。3 大类包括:DVI-Analog(DVI-A)接口,DVI-Digital(DVI-D)接口,DVI-Integrated(DVI-I)接口。
DVI-A,DVI-Analog 接口(12+5),只传输模拟信号,实质就是 VGA 模拟传输接口规格。当要将模拟信号 D-Sub 接头连接在显卡的 DVI-I 插座时,必须使用转换接头。转换接头连接显卡的插头,就是 DVI-A 接口。早期的大屏幕专业 CRT 中也能看见这种插头。目前已废弃。
DVI-D,DVI-Digita l接口(18+1和24+1),是纯数字的接口,只能传输数字信号,不兼容模拟信号。DVI-D 的插座有 18 个或 24 个数字插针的插孔 +1 个扁形插孔。分别支持单通道 (18+1) 和双通道(24+1)两种。它是不可转接 VGA 的,使用转接头也不可以。18+ 1针 DVI 线,是目前市面上最常见的 DVI 线材,在小于或等于 1920x1200 分辨率的显示器中,搭配的都是这种 DVI 线。因为在这分辨率内,单双通道输出的画质是一样的,厂商没有必要花更高的成本附带双通线。
DVI-I,DVI-Integrated 接口(18+5 和 24+5),是兼容数字和模拟接口的,其实可以说是 A 和 D 的整合。所以,DVI-I 的插座就有 18 个或 24 个数字插针的插孔 +5 个模拟插针的插孔(就是旁边那个四针孔和一个十字花)。比 DVI-D 多出来的 4 根线用于兼容传统 VGA 模拟信号。基于这样的结构,DVI-I 插座可以插 DVI-I 和 DVI-D 的插头,而 DVI-D 插座只能插 DVI-D 的插头。DVI-I 兼容模拟接口并不意味着模拟信号的接口 D-Sub 插头可以直接连接在 DVI-I 插座上,它必须通过一个转换接头才能连接使用。一般采用这种接口的显卡都会带有相关的转换接头。下图是 DVI-I(18+5)接口图例。
下图是 DVI-I(24+5)接口,可以支持高分辨率和 3D显示器。
考虑到兼容性问题,目前显卡一般会采用 DVI-I 接口,这样可以通过转换接头连接到普通的 VGA 接口。而带有两个 DVI 接口的显示器一般使用 DVI-D 类型。而带有一个 DVI 接口和一个 VGA 接口的显示器,DVI 接口一般使用带有模拟信号的 DVI-I 接口。下表是不同 DVI 接口可以支持的最大分辨率。
DVI 接口在传输数字信号时又分为单连接 (SingleLink,单链路) 和双连接 (Dual Link, 双链路) 两种方式。
DVI 是基于 TMDS(TransitionMinimized Differential Signaling),转换最小差分信号技术来传输数字信号,TMDS 运用先进的编码算法把 8bit 数据 (R、G、B 中的每路基色信号) 通过最小转换编码为 10bit 数据(包含行场同步信息、时钟信息、数据DE、纠错等),经过 DC 平衡后,采用差分信号传输数据,它和 LVDS、TTL 相比有较好的电磁兼容性能,可以用低成本的专用电缆实现长距离、高质量的数字信号传输。
转换最小差分信号 (TMDS) 也被称为过渡调制差分信号,是指通过异或及异或非等逻辑算法将原始信号数据转换成 10 位,前 8 为数据由原始信号经运算后获得,第 9 位指示运算的方式,第 10 位用来对应直流平衡(DC-balanced,就是指在编码过程中保证信道中直流偏移为零,电平转化实现不同逻辑接口间的匹配),转换后的数据以差分传动方式传送。这种算法使得被传输信号过渡过程的上冲和下冲减小,传输的数据趋于直流平衡,使信号对传输线的电磁干扰减少,提高信号传输的速度和可靠性。
8位/10位 编码是一个二阶处理,它是将一个 8 位的输入信号转换成 10 位的编码。和 LVDS 相似的是,它采用了差分信号来降低 EMI 及提高精确的信号传输速率。所以,可以削弱传输电缆中交叉电磁干扰 EMI,并且这种直流平衡的编码信号更有利于光纤传输。另外这种先进的编码算法可以为接收端提供时钟恢复信号,并允许在较远距离传输时(一般小于5m)信号有较大的抖动误差。还和 LVDS 相似的是,它是一个串行的传输设计。
所以,DVI 的 TMDS 技术, 最主要的就是将数字视频输入的 24 比特的色差信号,以 RGB 三色空间,分别以每个颜色 8 位的形式,通过三对 100 Ω 的屏蔽双绞线 ( STP-ShieldedTwisted Pair ) 的差分信号线来传输, 称为一组连接 (One Link)的 TMDS 技术。特别需要注意的是,上述一组连接的 TMDS 信号需要四组屏蔽双绞线来共同完成传输的任务。因为除了 RGB 三组颜色信号以外,另外一对用来传输像素时钟信号(PixelClock)。
在上世纪九十年代晚期,Silicon Image 公司开始通过推广数字可视接口 (DVI) 和高清多媒体接口 (HDMI) 的形式,向显示行业推广其所有权标准——最小化传输差分信号 (TMDS:TransitionMinimized Differential signal)。在该情况下,发射端混合了具有在铜导线上降低EMI特性的更高级编码算法,从而使得接收端具有健壮的时钟恢复性能。
DVI 有单链路和双链路两种标准,其中单链路仅用了其中的一组信号传输信道,传输图像的最高像素时钟为 165M,信道中的最高信号传输码流为 1.65GHz。双链路则用了全部的两组信号传输信道,传输图像的最高像素时钟为 330M,每组信道中的最高信号传输码流也为 1.65GHz。
下图为 DVI 单双通道的设计图:
DVI作为一种 面向计算机开发的视频接口,要与现有的操作系统、硬件平台 兼容 ,还要与以前的接口标准保持一定的兼容性。
下图是 DVI 接口 TMDS 的逻辑链路结构。DVI 支持即插即用功能(Plug and Play)。在系统启动时,DVI 提供最低分辨率 VGA(640×480) 模式,系统通过 DDC-I2C 总线协议访问显示器,获得显示器对象素格式的支持情况,通过 EDID 数据获得关于显示器型号和现实能力的信息。这些内容都是显示器制造商在显示器内部固化的一段数据,通过 DDC(Display Data Channel) 向主机系统提供自身信息。早期的 DDC2B 协议只支持适用于 DVI 1.0 标准的 EDID 读取,因为它不能读取附加的 128 字节的数据。因此,对于应用 DVI 接口到数字电视中,因为有 CEA 的数据在附加数据块里,信号源必须满足 E-DDC 标准,才能读取 EDID 数据。这部分会在后面做进一步讨论。
系统启动后会自动加载图形显示控制器(即显卡)的驱动程序。根据用户提出的显示要求,即屏幕的分辨率、色深、刷新率,结合由 DDC 获得关于显示器的信息,确定 TMDS 的启用情况。DVI 的单 TMDS 链路只提供 24 位色深,当用户要求的色深超过 24 位时,并且系统已经确认显卡和显示器都支持双链路 TMDS 连接,此时系统会启动双 TMDS 链路,链路0(Link 0,数据通道0~2)传输 24 位信息,其它颜色信息则由链路1(Link1,数据通道3~5)传输;另外,当用户的分辨率和刷新率要求超出单 TMDS 链路的传输能力时(单 TMDS 链路的最高象素传输频率为 165MHz), 系统会启动双链路 TMDS 连接,链路0 用来传输奇数象素信息,链路1 用来传输偶数象素信息,并定义显示器上每一行的第一个象素为象素1 ,奇数象素。由于双 TMDS 链路共用一条时钟回路,所以双链路工作时,链路的时钟频率为象素数据带宽的一半。
当然,DVI 接口同样也支持热插拔(Plug and Play)和显示器电源管理等技术,还有对传统的模拟 VGA 的兼容等问题。这些只是 DVI 作为一种接口标准必须做到的兼容性问题,并不代表 DVI 本质的先进性。
DVI 接口的 先进性 主要体现在它可以将海量的显示信息高速地传送到显示器中去,TMDS 先进的编码算法是其强大能力得以实现的根本。下面将详细解释 TMDS 协议中与实际应用紧密相关的几个问题。
下图为 TMDS单链路详细原理图
:
下图为 TMDS双链路详细原理图
:
前面已经介绍了 DVI 接口的 TMDS 信号的基本内容,现在介绍一下 TMDS 链路的编解码原理。
每个链路的发送器(Transmitter)中包含三个完全相同编码器 (Encoder),每个编码器驱动一条串行 TMDS 通道(Channel)。输入到每个编码器的数据包括 8 位象素数据和 2 位控制信号(通道 0 的控制信号就是行场同步信号 HSYNC 和 VSYNC,其他通道可以传输其他需要的控制信号)。
如图中所示,在 DE(Data Enable)信号的控制下,编码器在任何合法时钟驱动下,分别将象素数据和控制数据统一编码并由发送器将编码后的码元串行发送到 TMDS 链路上。在 DE 有效期间(DE=1)时,对象素数据 (数字 RGB视频数据) 进行编码发送,在 DE 无效期间(DE=0)对控制数据进行编码发送。无论是对二者中的哪一项进行编码,由编码器输出的都是串行的 10位 (10bit)码元,并且最低有效位(LSB)先送出。
时钟与同步是 DVI 信号处理过程中至关重要的一环。以显卡中图形处理器提供的象素时钟(PixelClock)为参考时钟,在整个信号收发过程中,会存在三组不同频率的时钟信号,这三组时钟信号通过锁相环电路(PLL)进行同步控制。
从上图可知,以象素时钟的速度(以像素时钟同步采样)输入到编码器的8位象素数据被变换成 10 位的 TMDS 码元,在 TMDS 通道内串行传输。所以 TMDS 码元要以 10 倍象素的时钟频率进行码元传输。在接收端,若要正确判断所接收的码元就需要用高于码时钟(Character Clock)的频率对输入信号进行采样,所以又存在一个采样时钟 (SampleClock)。
TMDS 的先进编码算法使得串行输出的码元流中包含了码元同步信息,利用 PLL 技术使接收器和解码器可以在串行的码元流中正确测定码元边界、解码象素数据。在 TMDS 输出的编码中,代表象素数据的编码包含了5次或5次以下的变化信息,而代表控制信号的编码包含了 7 次以上的变换信息。这些含有高变化信息的编码在显示的消隐时期内被送出。解码器可以唯一确定地识别这些高变换码,PLL 可以利用这些确定的信号作为相位校正的参考信号。
此处可能存在不合适展示的内容,页面不予展示。您可通过相关编辑功能自查并修改。
如您确认内容无涉及 不当用语 / 纯广告导流 / 暴力 / 低俗色情 / 侵权 / 盗版 / 虚假 / 无价值内容或违法国家有关法律法规的内容,可点击提交进行申诉,我们将尽快为您处理。