基于FPGA(EP4CE6F17C8 )的万年历[诚毅学院信息工程系课程设计]
基于FPGA的开发项目,用于学习Verilog语言。
fork from https://github.com/open-sdr/openofdm
基于ZYNQ实现了软硬协同的硬件加速器系统,实现对于LeNet-5卷积神经网络识别MNIST手写集的加速。PL端实现卷积层、池化层、全连接层的并行加速,PS端实现验证测试流程的控制。两者通过AXI总线连接,实现控制信识别结果的传递。
基于可重构星敏感器实验平台的CMOS驱动,包括机械结构、电路设计和FPGA程序
FPGA&VerilogHDL应用设计教程,包括课程思维导图、各章实例、各实验源码、综合实验例程。